PATENT ABSTRACTS OF JAPAN

(11) Publication number: 10056064 A

(43) Date of publication of application: 24.02.98

(51) Int. CI

H01L 21/768 H01L 21/316 H01L 21/3205

(21) Application number: 09142120

(22) Date of filing: 30.05.97

(30) Priority:

31.05.96 US 96

18737

(71) Applicant:

TEXAS INSTR INC <TI>

(72) Inventor:

MARSDEN MARY H ATNIP EARL V **KROCAK PAVEL**


(54) FORMING METHOD OF INTERMETALLIC **INSULATING LAYER**


(57) Abstract:

PROBLEM TO BE SOLVED: To prevent the via poisoning phenomenon from occurring in a flattening process of an intermetallic dielectric body in a semiconductor device having a surface shape of sub-micron size.

SOLUTION: Size are subjected to a gap an intermetallic dielectric body flattening process of sub-micron size for a via 72 and interconnections 58 and 80 and the like employs spin on glass(SOG) process of conformal plasma enhanced tetraethyloxysilane(PETEOS) 68 and hydrogen sil-sesquioxane(HSQ) 66. A baking process is carried out in an oven before metal is deposited, whereby via poisoning can be prevented. Therefore, an intermetallic insulating layer forming method of this constitution is suitable for applications to a sub-micron CMOS and a BiCMOS process and other processes employing at least a double metallic layer related to the manufacture of digital signal processors, memories, logic circuits, and integrated circuits for specific uses.

COPYRIGHT: (C)1998,JPO





JAPANESE PATENT APPLICATION LAID-OPEN NO. 10-56064

(Partial Translation)

[Claim for Patent]

[Claim 1] A method of forming a flat intermetallic dielectric layer to cover an interconnection pattern on a wafer, comprising:

providing a substrate having an electrical interconnection pattern thereon;

forming a first dielectric layer to cover said interconnection pattern;

forming a second dielectric layer containing silicon, from a composition containing inorganic silicon, different from said first dielectric layer, to cover said first dielectric layer;

forming a third dielectric layer different from said second dielectric layer to cover said second dielectric layer;

etching at least one via in said first dielectric layer;

heating said wafer to a temperature between about 350°C and 400°C ; and

depositing metal in said at least one via to cover said first dielectric layer.

[Detailed Description of the Invention]

[Technical Field that the Invention Belongs to]
The present invention relates to a process for forming

a flat intermetallic dielectric layer for an opening of submicron size, more specifically, to a process for forming such an opening, characterized by suppressing generation of poisonous character.

(omission)

[0004]

[Problem that the Invention Is to Solve] For a minute multilevel interconnection circuit, both inorganic and organic layers deposited by a spin-onglass (SOG) process came to be widely used. deposited dielectric layer is generally exposed to an etch-back process for further flattening the surface. But, this process of etching back a layer adds one process to the deposition process of each layer, and, as a result, increases in cost, and may decrease the yield of products. Inorganic SOG can be flattened by heating and avoid the above etch-back process, but there arises another problem of process direction to intend to make a compromise with the object of ILD flattening. For example, if an ILD layer is exposed to O_{2} plasma on photoresist removal used attendant upon via formation, H_2O harmful to a related metal layer may be absorbed in the layer.

[0005] Further, if organic SOG is exposed in a via, SOG contains moisture and other matters outgassed, and they cause a high resistance produced in a via when

a conductive metal is sputtered in the via. problem is known as "via poisoning", and arises in case of using spin-on-glass based on methyl siloxane for gap-filling and flattening of an integrated circuit with multilevel metallic interconnection. The quality of a tungsten deposition deposited in a via in which such organic SOG is exposed on a via side wall, by vapor deposition process (CVD), is severely controlled, and often brings about an incompletely filled via, a high-resistance via, or a metal growth (hillock) from the upper portion of the via to make a short circuit with another metal line. It is supposed that the organic part of organic SOG takes some inverse reaction on the tungsten source material. Discussion on obstacles other than this encountered in case of depositing an insulating semiconductor interlayer, will be found in the specification of US Patent No. 5,413,963 dated May 6, 1995, quoted here for reference.

[0006] One ordinary solution to the problem on via poisoning is to perform partial plasma-etch-back to SOG and leave SOG only between metal leads and along the sides. In this solution, it is required to deposit semiorganic glass to cover the whole surface of a wafer, and be etched back in a plasma etcher. This process is very slow and very "dirty", and leaves many particles that may be obstacles in the following wafer processing steps, on the wafer, and besides, not uniform. In other methods, there is one using a thinner SOG coating,

that is a method of, e.g., displacing the via to a thinner portion of the SOG layer, or using together careful cure, etch, via baking, and a metal deposition process, but the degree of success is not sure.

Judgement standards of ILD structure are defect level, complexity of process, electrical characteristics, and ability of flattening, in general. All the above categories are fields in which fluid oxide is expected to be hopeful. The fluid nature of fluid oxide material is attractive on the point that it can simplify the ILD process, and display gap-filling and flattening performances without exception. An ILD process based on fluid oxide in combination with 0.7 micron technique proved superior flattening in comparison with at least either of plasma-enhanced tetraethyloxysilane (PETEOS) oxide deposition and etch process. But, greatness of wet etch speed of HSQ makes via etching complex, and desirable via side slope of champagne grass shape can not be formed only by wet etch process. Another process is required instead of it, it is connected to increase in expenses, complexity, and time attendant upon device manufacturing.

[8000]

[Means for Solving the Problem] Provided is a process for executing intermetallic dielectric body (ILD) flattening using hydrogensilsesquioxane (HSQ) spin-on-glass (SOG) and conformal plasma-enhanced tetraethyloxysilane (PETEOS) to a gap of submicron size,

such as a via having an interconnection of sputter metal and the interconnection. The present invention is suitable for processes in relation to manufacturing integrated circuits for specific applications as the matter of course, digital signal processors, memory devices, and logic circuits, and additionally, employing in submicron CMOS and BiCMOS processes using double metallic layers at the lowest. The via poisoning phenomenon that hitherto arose in case of forming an interlevel connection such as a via or a similar structure could be reduced by modifying the process after the interlevel connection or via etch cleansing process, and completely removing water molecules, an organic cleansing solvent such as isopropyl alcohol, and an complex formed between HSQ residues in an interlevel connection channel.

(The rest is omitted.)

(19) 日本国特許庁 (JP)

(12) 公開特許公報(A)

(11)特許出願公開番号

特開平10-56064

(43)公開日 平成10年(1998) 2月24日

(51) Int.Cl. ⁶		識別記号	庁内整理番号	FΙ			技術表示箇所
H01L	21/768			H01L	21/90	P	
	21/316				21/316	X	
	21/3205				21/88	K	

審査請求 未請求 請求項の数1 OL (全 18 頁)


(21)出願番号	特願平9 -142120	(71)出願人	590000879
(21)川朔街7	4484-1-2 145150	(17)	テキサス インスツルメンツ インコーボ
(22)出願日	平成9年(1997)5月30日		レイテツド
			アメリカ合衆国テキサス州ダラス,ノース
(31)優先権主張番号	018737		セントラルエクスプレスウエイ 13500
(32)優先日	1996年 5 月31日	(72)発明者	メアリー エィチ. マースデン
(33)優先権主張国	米国 (US)		アメリカ合衆国テキサス州オースチン,ス
			パイスウッド スプリングス ロード
			4711, ナンパー 241
		(72)発明者	アール ブイ・アトニップ
			アメリカ合衆国テキサス州プラノ,セイル
•			メイカー レーン 3701
		(74)代理人	弁理士 浅村 皓 (外3名)
			最終頁に続く

(54) 【発明の名称】 金属間絶縁層形成法

(57)【要約】

【課題】 サブミクロン寸法の表面形状を有する半導体 デバイスの金属間誘電体平坦化工程におけるビアポイズ ニング現象を防止する。

【解決手段】 ビア72および相互接続58,80等のサブミクロン寸法のギャップ用の金属間誘電体平坦化プロセスは、コンフォーマルなプラズマ促進テトラエチルオキシシラン(PETEOS)68および水素シルセスキオキサン(HSQ)66スピンオングラス(SOG)を用いる。金属堆積の前に、炉中でのベーキングを採用することによってビアポイズニングが防止される。本発明は、デジタル信号プロセッサ、メモリ、論理回路、特定用途向け集積回路の製造に関連するようなサブミクロンCMOSおよびBiCMOSプロセスおよび最低でも二重の金属層を採用したその他のプロセスで使用するのに特に適している。



【特許請求の範囲】

【請求項1】 ウエハ上の相互接続パターンを覆って、 平坦な金属間誘電体層を形成する方法であって、 基板を設けてその上に電気的相互接続パターンを有し、

前記相互接続パターンを覆って第1の誘電体層を形成 L. . .

前記第1の誘電体層を覆って前記第1の誘電体層とは異 なり、無機のシリコンを含む組成から、シリコンを含む 第2の誘電体層を形成し、

前記第2の誘電体層を覆って前記第2の誘電体層とは異 10 なる第3の誘電体層を形成し、

前記第1の誘電体層中に少なくとも1個のビアをエッチ ングし、

前記ウエハを約350℃ないし400℃の間の温度に加 熱し、

前記第1の誘電体層を覆って前記少なくとも1個のビア 中に金属を堆積すること、を備えた平坦な金属間誘電体 層を形成する方法。

【発明の詳細な説明】

[0001]

【発明の属する技術分野】本発明は、サブミクロン寸法 の開口部のための平坦な金属間誘電体層を形成するため のプロセスに関するものであって、更に詳細には、毒性 の発生を抑制することを特徴とする、そのような開口部 形成のためのプロセスに関する。

[0002]

【従来の技術】半導体回路の形状が0.5ミクロン以下 に縮小するにつれて、半導体中に相互接続パターン用の レベル間誘電体 (ILD) 膜に対する需要が急速に高ま ってきた。将来期待されるILD膜というのは、現在使 30 用されているILD膜に要求されるものよりも、より大 きなアスペクト比のギャップを充填し、より低い誘電率 を提供することが求められよう。膜の誘電率を低くする ことは、いずれも現在電気的な分離のために使用されて いる酸化物で処理された回路の動作速度を低下させる、 レベル間容量およびレベル内容量の両方の低下につなが ることから好ましいことである。良く知られているよう に、この速度低下の効果は回路の複雑さが増すにつれて ますます厳しくなっている。

【0003】更に、集積回路デバイスの回路がより複雑 40 になり、より高密度になるにつれて、金属層の数もまた 増大するはずである。金属層数のこの増大に伴って、各 々の引き続く層の表面平坦性は、下層の金属ストライプ や支持層の輪郭に追随する付随した層間膜のために非平 坦度を増してゆくことになる。各々の引き続く層に従っ て、表面輪郭の不規則性に寄与する金属層の数はより増 大していく。従って、2層あるいはそれ以上のレベルが 存在すれば、厳しい非平坦表面トポロジーの問題が生ず る可能性があり、金属のステップカバレッジおよびマイ クロリソグラフィー描画プロセスの欠陥の結果として、'50'ッチ、ビアベーキング、および金属堆積工程を併用した

厳しい信頼性の問題に直面するかもしれない。

[0004]

【発明の解決しようとする課題】微細化した多重レベル 相互接続回路用として、スピンオングラス(SOG)法 によって堆積した無機および有機の両層が広く用いられ るようになってきた。堆積した誘電体層は、表面を更に 平坦化するエッチバックプロセスに曝されるのが普通で あった。しかし、層をエッチバックにするこの工程は、 各層の堆積プロセスに1つの工程を追加することにな り、そのため、コストも上がり、製品の歩留まりを低下 させる可能性もある。無機のSOGは加熱することによ って平坦化が可能であり、上述のエッチバック工程を回 避できるものの、ILD平坦化の目的と妥協を図るべき プロセス指向の別の問題が発生する。例えば、ILD層 を、ビア形成に付随して使用されるフォトレジスト除去 に関してO2プラズマに曝さすと、関連する金属層に対 して有害なH₂ Oが層中に吸収される可能性がある。

【0005】更に、有機SOGをビアの中で露出させる と、SOGはアウトガスしてきた湿気やその他の物質を 20 含んでおり、それらが、ビア中へ導電性金属をスパッタ した時にビア中に生ずる高抵抗の原因となる。この問題 は"ビアポイズニング(via poisonin g) "として知られており、多重レベルの金属相互接続 を備えた集積回路のギャップ充填および平坦化のために メチルシロキサンをベースとするスピンオングラスを使 用する場合に発生する。そのような有機SOGがビア側 壁で露出されたビア中へ気相堆積法(CVD)で堆積さ れるタングステン堆積物の品質は厳しく抑制され、不完 全に充填されたビア、高抵抗ビア、あるいは他の金属ラ インとの間で短絡回路を形成するようなビア上部からの 金属成長 (ヒロック) をしばしばもたらす。有機SOG の有機部分がタングステンソース材料と何らかの逆方向 の反応を起こすものと考えられている。絶縁性の半導体 層間膜を堆積させる場合に出会うこれ以外の障害につい ての議論は、ここに参考のために引用する1995年5 月6日付けの米国特許第5,413,963号の明細書 の中に見い出すことができよう。

【0006】ビアポイズニングの問題に対する1つの普 通の解決法は、SOGに対して部分的プラズマエッチバ ックを行って、金属リード間および側辺に沿ってのみS OGを残すようにすることである。この解決法では、半 有機性のガラスをウエハ全面を覆って堆積させ、プラズ マエッチャーの中でエッチバックすることが必要にな る。この手順は非常にゆっくりしたもので、非常に"汚 く"、それ以降のウエハ処理工程の障害となる可能性の ある多くの粒子をウエハ上に残すものであり、また均一 でもない。その他の方法には、より薄いSOG被覆を使 用するものがあり、それは例えばSOG層がより薄い場 所ヘビアを移動させたり、あるいは注意深いキュア、エ

りする方法であるが、成功の程度は確かなものではな

【0007】!LD構造の判断基準は一般に、欠陥レベ ル、プロセスの複雑さ、電気的な特性、および平坦化能 力である。以上のカテゴリーはすべて流動的酸化物が有 望であると見込まれる分野である。流動性酸化物材料の 流動的な性質は、それがILDプロセスを簡略化するこ とができ、また例外のないギャップ充填および平坦化性 能を発揮できる点で魅力的である。 0. 7ミクロン技術 と組み合わされた流動的酸化物をベースとするILDプ 10 ロセスは、少なくともプラズマ促進テトラエチルオキシ シラン (PETEOS) 酸化物堆積およびエッチプロセ スのいずれかと比較して優れた平坦化を実証した。しか し、HSQの湿式エッチ速度が大きいことはビアエッチ ングを複雑なものとし、また湿式エッチプロセスのみで は好ましい"シャンペングラス"形のビア側壁勾配は形 成できない。その代わりに他のプロセス工程が必要にな り、デバイス製造に付随する出費、複雑度、および時間 の増大につながる。

[0008]

【課題を解決するための手段】スパッタ金属の相互接続 を有するビアおよび相互接続のような、サブミクロン寸 法のギャップに対して、水素シルセスキオキサン(HS Q) スピンオングラス (SOG) およびコンフォーマル なプラズマ促進テトラエチルオキシシラン(PETEO S) を用いて金属間誘電体 (ILD) 平坦化を実行する ためのプロセスが提供される。本発明は、特定用途向け 集積回路はもちろん、デジタル信号プロセッサー、メモ リデバイス、論理回路の製造に関するプロセスや、その 他最低でも二重の金属層を使用するサブミクロンСМО 30 SおよびBiCMOSプロセスに採用するのに特に適し ている。これまでビアあるいは同等構造等のレベル間接 続を形成する場合に発生していたビアポイズニング現象 は、レベル間接続後のプロセスあるいはビアエッチクレ ンジングプロセスを修正して、水分子、イソプロピルア ルコールのような有機クレンジング溶剤、およびレベル 間接続チャンネル中のHSQ残留物間に形成される複合 物を完全に除去することで減らすことができた。

[0009]

【発明の実施の形態】以下に述べるプロセス工程および 40 構造が集積回路を製造するための完全なプロセスフロー を構成するものではないことを理解されたい。本発明 は、従来技術で現在用いられている集積回路製造技術と 一緒に実行されることができ、一般に実行されているプ ロセス工程のうちで本発明を理解するために必要なもの だけをここに含めてある。本明細書に含まれ、製造工程 中の集積回路の断面を示す図面は正しいスケールで描か れておらず、本発明の関連特徴を例示するように描かれ ている。

イナミックランダムアクセスメモリ"DRAM"デバイ スのような集積回路デバイスのための相互接続パターン を覆って、平坦化された誘電体層を提供するための従来 技術の手順のプロセスフロー図が示されている。最初 に、タングステンのような相互接続金属の堆積によって 基板1の上に相互接続パターン3が形成され、それに続 いて図1Aに示されたようにパターニングとエッチング が行われる。次に7,000ÅのTEOS酸化物の層5 が露出表面を覆って堆積され、図1Bに示されたよう に、相互接続パターンの部分間の領域にある窪みあるい は谷7が残される。次に、6,200Åないし6,40 0Åの有機SOG層8が図1Bの構造を覆って堆積さ れ、図1Cに示されたようにキュアされるか、あるいは エッチバックの後にキュアされる。図1Cの構造は次 に、もしまだエッチバックされていなければ図1Dに示 されたようにTEOS酸化物5が露出するまでエッチバ ックされて、更にその後、この構造の上に集められたす

べてのポリマー9が図1Eに示されたように酸素プラズ マ処理によって除去される。すべての残存ポリマーおよ び汚れが次に、図1Fに示されたように水洗によって表 面から除去される。この構造は次に、410℃の温度で 約2分半ベーキングされ、次に図1Gに示されたよう に、5,000AのTEOS酸化物層11がその表面を 覆って堆積され、平坦化された表面が提供される。

【0011】次に図2Aないし図2Iを参照すると、論 理回路のための相互接続パターンを覆って、平坦化され た誘電体層を提供するための従来技術のための手順のプ ロセスフロー図が示されている。最初に、アルミニウム のような相互接続金属の堆積によって基板21上に相互 接続パターン23が形成され、その後、図2Aに示され たようにパターニングおよびエッチングが行われる。ア ルミニウムは被覆相互接続層と短絡回路を生ずる可能性 のあるヒロック (h'illocks) を形成し得るの で、DRAMの例よりも厚い誘電体層を設ける必要があ る。従って、この露出表面を覆って3,000Åのプラ ズマTEOS酸化物層25が堆積され、図2Bに示され たように、相互接続パターンの部分間の領域にある窪み あるいは谷27が残される。これに続いて、窒素プラズ マ処理が施され、その後、図2Cに示されたように、

3,000ÅのオゾンTEOS酸化物層29、そして図 2Dに示されたように、4,000ÅのプラズマTEO S酸化物層31が形成される。この後の手順は、図1C ないし図1Gに関してDRAMについて上で説明したの と同じであり、それらはそれぞれ図2Eないし図2Iに 対応している。

【0012】三重層の金属プロセスに関連する本発明の 詳細が図3Aないし図7Cに示されている。特に図3A を参照すると、構築中の半導体デバイスの部分50が図 示されている。構築のこの段階において、部分50はシ 【0010】まず図1Aないし図1Gを参照すると、ダ 50 リコン基板52を含み、それは誘電体層54の下側にな

っている。誘電体層54は、~7,500Aのプラズマ 促進テトラエチルオキシシラン (PETEOS) の下層 にある~6,200Aの下層熱酸化物の3層サンドイッ チ構造を含むことができる。熱酸化物とPETEOSと の間に挟まれて~300Åのシラン酸化物層が設けられ て、打ち込みのチャンネリング効果を減らようになって おり、この結果、合計の誘電体層厚は約14,100Å となっている。別の、ホウ素リンシリケートガラス(B PSG) 層56の形の誘電体層が堆積され、従来のよう に、ワトキンス・ジョンソン (Watkins-Joh 10 nson) 反応炉の中でN。で処理されて緻密化され る。BPSGの組成は次のようなものでよい、例えば、 ホウ素が2.4-3.2重量%、リンが5.9-6.2 5 重量%、そして残りがシリコンである。その他のBP SG組成を本発明で使用することもできる。HSQ層6 6は、好ましくはシリコンウエハが約500RPMの速 度で回転している最中に、約5,700Aの厚さにまで 取り付けられる。この層66は、より高速、例えば2, 500RPMで回転させることによってずっと薄くする こともできる。

【0013】"金属-1"と名付けた金属スタック58 がBPSG層を覆ってその場に堆積される。本発明の好 適な態様においては、金属-1スタックは3層のスパッ タ金属の垂直アレイ、例えば、下層はBPSG層 5 6 に 隣接して堆積された500Åのチタン層、それを覆って 3,000ÅのTi(10%)-Wの厚い層、そして最 上層には~4,600ÅのAl-Si(1%)-Cu (0.5%) の層を含む。このように、金属-1スタッ クの合計の厚さは約8, 100Åとなる。スタック堆積 に続いて、それは従来のフォトリソグラフィ技術によっ てパターニングされ、そしてエッチされる。エッチング によって、図面には凹み60として示されたように、金 属の"オーバーエッチ"に付随して約2,000ÅのB PSG層56が除去される。このオーバーエッチは~1 0,000Åを越える等価的金属スタック高さを生み出 し、これを以下で詳細に説明するように、後続のプロセ ス工程において誘電体と一緒に平坦化される。複数の金 属スタックのうちの、58aと名付けられた1つを貫通 し、BPSG56および誘電体層54を貫通してコンタ クト62が延びている。コンタクト62の内面64は、 図面に示されたように、3層金属スタック58からの金 属によってライニングされている。コンタクトの上面 6 6 は末広がりの平面と一緒に構築され、以下で述べるよ うにコンタクト充填を容易にするために好ましい"シャ ンペングラス"あるいは"マティーニグラス"の輪郭を 構成する。コンタクト62は適した多様なプロセスのう ちの任意のものによって形成でき、それらのうちには、 最初、湿式エッチを施し、続いてドライエッチを施し、 そして最後に電力を抑えたソフトなエッチを施すものが 含まれる。

【0014】図3Bに示されたように、この構造50を 覆って1,000Åのコンフォーマルなプラズマ促進T EOS酸化物層64が堆積される。その後、約5,70 0 Aの水素シルセスキオキサン (HSQ) 層66がスピ ンオンされ、ベークされる。HSQの厚さとしては、標 準的な処理条件のもとで裸のシリコンウエハの上へ材料 がスピンオンされた時に得られるHSQの厚さを指定す ることを理解されたい。パターン化されたウエハ上のH SQの厚さは局部的なウエハトポグラフィの関数である ことを理解されたい。例えば、この厚さは間隔が接近し た金属ライン間では上述の基準となる5、700Åより も厚くなるし、また開けた領域ではそれに応じて薄くな る。全体的な効果は、高度なトポグラフィ平滑化と短距 離の平坦化であり、狭い孤立したリード上には非常に少 ないHSQが残され、一方、幅広いリード上あるいは近 接した間隔の狭いリード上の厚さは上述の基準となる厚 さのかなり大きな割合になることが期待できる。

【0015】このHSQ膜66は大気圧炉中で、窒素雰囲気で約400℃でキュアされる。熱処理に続いて、デバイス50を搭載するウエハは、PETEOS CVDチェンバー (図示されていない) 中へ挿入され、後続の層堆積の前にこのウエハは窒素雰囲気中で約380℃、約8Torrで、約60秒間ベークされる。窒素による熱処理の後、~6,500ÅのPETEOS層68が堆積される。PETEOS堆積が有利なのは、それがコンフォーマルであり、比較的低温(<400℃)で堆積できるので、関連する金属スタック中での細粒の形成が最小化されるという点である。

【0016】図4Aおよび図4Bを参照すると、ウエハ50は従来のフォトリソグラフィ技術を用いてパターニングされ、少なくともピアの場所および、金属-1スタック58と後で設けられる金属-2スタックとの間でオーミックなコンタクトを形成すべき場所のいずれかが定義される。このパターニングは図4Aにシャドーボックス70で示されている。図3Aおよび図3Bに現れるコンタクト62は図4Aおよび以降の図面では簡略化と分かりやすさの目的で省略した。

【0017】フォトレジストのパターニングに続いて、ウェハ50はベークされ、フォトレジストが硬化される。その後、フォトレジスト70は、6.5%のHFと35%のNH、Fをオリンハント(Olin Hunt)表面活性剤およびCOEをDHSとともに含む、酸化物エッチ用の緩衝水溶液中でエッチされる。このエッチングの結果、上側のPETEOS層68の約3,000ないし5,000Åが除去される等方的なエッチ分布が得られる。HSQはHF水溶液中でウエハから急激に除去されるので、すべてのPETEOS層68がエッチングによって消失してしまって下層のHSQ層66をとりないように、処理条件が制御される。PETEOS68を貫通し、HSQ層66中へエッチングが

7

進行することは、後続の金属スパッタリングの間にビアの適正な金属カバレッジを阻害することを理解されよう。ここで述べたようにPETEOS層68をエッチングすることによって、パターン化されたフォトレジスト70の下側にまで部分的に拡がる井戸72が形成される。

【0018】井戸72の形成に続いて、ウエハ50は次にプラズマ反応炉中でCF、/CHF、化学反応を利用してエッチされ、ビア72中に残っていた酸化物が除去される。プラズマ反応炉でのエッチングの結果、本質的にまっすぐな側壁74と、開口端に好ましい"マティーニ"あるいは"シャンペン"グラスの形状を有するビアが形成される。ビアエッチの後のビア底部の開口部は約1.1 μ mである。上述のプラズマ反応炉でのエッチはまた、図4Cにリード58bとして示したような関連する金属リードの上面78を覆う誘電体層(PETEOS68およびHSQ66)の約0.85 μ m(8,500Å)をもエッチする。上述のようなビアエッチングによって、約0.77のアスペクト比を有するビアが得られる。

【0019】上述のようにしてビア72を形成した後、従来のやり方、例えば溶媒クリーン/リンス、プラズマアッシング、溶媒/クリーンリンスおよびプラズマアッシングによってフォトレジスト70が除去され、図5Aに示されたような構造が得られる。これは本質的にフォトレジストを含んでいない。最後のアッシング工程は、ビア側壁中にHSQによって吸着されたすべての溶媒を除去するのに部分的に有効であることが見い出された。各溶媒工程は、アシュランド(Ashland)ACT-CMI DMACクリーン中でのクレンジングと、そ 30れに続くIPAリンス/蒸気乾燥を提供する。各アッシングはバレル形のアッシャー中で酸素プラズマ雰囲気で行われる。

【0020】図5Bを参照すると、"金属-2"と名付 けられた第2の金属スタック80の取り付けが示されて いる。金属-2スタック80の取り付けに先だって、ウ エハは、ビア72の下面からすべての残留物およびアル ミニウムを除去するためにアルゴンのスパッタを施され る。このアルゴンスパッタエッチは~180ű20Å のシラン (SiH,) 酸化物を除去するためのものであ 40 る。更に、ウエハは低圧のベーキングを施される。金属 -2層80はウエハ上ヘスパッタされた~2,000Å のTi (10重量%) -Wと~4, 600ÅのAl-S i (1重量%) - Cu (0.5重量%) との組み合わせ を含む。図面に示されたように、このスパッタプロセス は金属で以てビア72を部分的に充填し、金属-1層5 8から金属-2層80への導電性経路を生成する。しか し、ビア72中にボイドやキャビティが残存し、それが 後述のように酸化物によって充填される。金属-2層8 0の全体としての金属スタックの高さは、その最も高い 50

地点で約6,600Aである。

【0021】一旦、金属-2スタック80が取り付けら れれば、ウエハはフォトリソグラフィを通して処理され (図5C)、金属-2スタック80のためのパターンが 定義される。このパターニングは図5Cにシャドーボッ クスで示されている。図6Aに示されたように、金属-2スタック80のエッチングはPETEOS酸化物の約 2,000Åを除去してしまうことができるが、他方、 それによって平坦化を必要とする等価的なステップ高さ を約8,000Åとする。次に、従来のやり方でフォト レジスト82が除去され、金属-2スタック80を覆っ て、またPETEOS誘電体層68の露出部分を覆っ て、1,000AのPETEOS層84が取り付けられ る。約5、700ÅのHSQ層86がこの1,000Å の誘電体層84を覆って取り付けられる。更に、別の、 約6.500ÅのPETEOS層88が図3Bに関して 既に説明したようなやり方でHSQ層86を覆って堆積 される。この1,000ÅのPETEOS層84はビア 72中に堆積し、HSQ86と一緒にボイドの残りを充 20 填する。

【0022】誘電体層84-88の取り付けに続いて、回路50は以下に説明するように第2のビア層の形成に付随してフォトレジストで以てパターニングされる。図6Cを参照すると、パターン化されたフォトレジスト90はベークされ、次に図4Bに関して既に説明したようなやり方でエッチされる。このようなやり方でエッチすることによって、参照符号94で示したように、好ましい"マティーニ"あるいは"シャンペン"グラスを開口端に有する第2のビア92が形成される。次に、ウエハはプラズマ反応炉中でエッチされ、ビアエッチプロセスが完了する(図7A)。これにより、ビア92はPETEOS層88、HSQ層86、および下層のPETEOS層84を完全に通り抜けて延び、金属-2スタック80の上面96にまで達する。

【0023】図7Bを参照すると、金属-3スタック100は、以前に金属-2スタック80に関して説明したのと同じようにして堆積される。金属-3スタック100は、~2,000ÅのTi(10重量%)-Wおよび~6,000ÅのAl-Si(1重量%)-Cu(0.5重量%)を含んでおり、シャドーボックス102で示されたようにフォトレジストで以てパターニングされる。金属-3スタック100のパターニングおよびエッチングに続いて、フォトレジスト102が除去され、パッシベーション層が堆積され、パターニングされ、そしてエッチされて、図7Cに示された構造が得られる。

【0024】二重あるいは2層の金属プロセスの詳細が図8A-図8Cに示されている。図8Aを参照すると、図3A-図5Aに関して既述した3層処理の段階と同じような、二重あるいは2層金属処理の段階にある構築中

デバイスが図示されている。第2の金属スタック80' のスパッタリングの前に、ウエハはアルゴンスパッタエ ッチに曝され、また低圧でのベーキングを施されてビア 72の底部からアルミニウムおよび残留物が除去され る。金属-2スタック80'は、~2,000ÅのTi (10重量%) -Wと~6, 000ÅのAl-Si(1: 重量%) - Cu (0.5重量%) とを含む。図面に示さ れたように、金属-2スタック80'のためのスパッタ プロセスは、ビア72を金属で以て部分的に充填し、金 属-1スタック58と金属-2スタック80'との間の 10 導電性経路を生成する。金属-2層80'はフォトレジ スト82によってパターニングされ、既に述べたように エッチされ、金属のオーバーエッチと一緒に約2,00 OAのPETEOSが除去される(図8B)。フォトレ ジスト82の除去に続いて、パッシベーション用の酸化 物104が堆積され、パターン化され、エッチされて、 図8Cに示されたように金属-2スタックレベルにおい て平坦化された表面が得られる。

【0025】上述の平坦化プロセスの特長には優れたギャップ充填特性と局部的な平坦化が含まれる。更に、各 20種のプロセスを通してHSQを使用することは、HSQが優れて低い誘電率(<3.0)を有することから有利である。上述のプロセスから得られるこの進歩した平坦化によって、金属異物(stringer)によって引き起こされる欠陥が減り、その結果、現在工業界で使用されている従来のレジストエッチバック(REB)プロセスと比較して歩留まりが向上する。HSQは非炭素ベースのSOG化合物であるので、エッチバックを必要としない。従って、HSQ中にエッチされるビアは、従来のILDプロセスで経験される炭素のアウトガスから発 30

生する"ビアポイズニング"に汚染されることがない。 【0026】HSQ処理されたウエハの電気的な評価に よれば、HSQ SOG層間誘電体プロセスはビアポイ ズニングの例を示すことがある。この電気的な異常は、 ビアチェーンが最初に低電圧で測定された時に現れるこ とが判明した。このことはビアが"開いている"か、あ るいは極端に大きな抵抗を示すかのいずれかであること を示す。中程度の電圧でビアチェーンにストレスを与え ることによって、そのような構造の正常値であるビア抵 抗レベルをもたらすことができる。ビア抵抗レベルのこ の変化は、ビア中に有機性の障壁が形成されて、それが 多分、ビアの、そして回路の特性を劣化させることを示 している。ビアエッチ後のクレンジングプロセスで、ビ ア中でHSQと接触する有機溶媒を使用しているので、 全体的なクレンジングプロセスでのこの点に関する有機 汚染源とその性質の両方を評価することに努力が向けら れた。これらの調査によって、イソプロピルアルコール (IPA) が構造の表面との間で複合物を形成してい る、あるいはボンディングを形成していることが示され た。IPAはその絶縁性のために電気的故障の原因とな るので、ビアライナーをスパッタする前にIPAを除去 することが有利である。以下の議論は、結合したIPA をビア側壁から除去することができ、回路の信頼性を高

【0027】24枚のウエハのロットを5つの別々のグループに分けて、以下の表1に示された特定のプロセス管理のもとで処理した。

めるための各種の方法に言及している。

[0028]

【表1】

ロット1	ロット2	ロット3	ወ ット4	ロット5
ウエハ1~5	ウエハ6―10	ウエハ11-15	ウエハ16-20	ウエハ21-24
ピアエッチ	ピアエッチ	ピアエッチ	ピアエッチ	ピアエッチ
溶媒	溶媒	溶媒	溶媒	溶媒
IPAリンス	IPAリンス	IPAリンス	IPAリンス	IPAリンス
IPA乾燥	IPA乾燥	IPA乾燥	IPA乾燥	IPA乾燥
パレル形アッシャー	パレル形アッシャー	パレル形アッシャー	バレル形アッシャー	パレル形アッシャー
榕媒	溶媒	溶蛛	溶媒	溶媒
IPAリンス	IPAリンス	IPAリンス	IPAリンス	IPAリンス
IPA乾燥	IPA乾燥	IPA乾燥	IPA乾燥	IPA乾燥
パレル形アッシャー				
		350℃	400℃	
225℃ガス出し:	225℃ガス出し;	225℃ガス出し;	225℃ガス出し;	70秒,300℃
*RGAデータ	*RGAデータ	*RGAデータ	*RGAデータ	ガス出し;
金属-2堆積	金属-2堆積	金属-2堆積	金属-2堆積	金属-2堆積

*RGAは疫留ガス分析計のデータを表す。質量対電荷比および電界を用いて分離を行う。

上記のウエハはそれぞれ94カ所のテストサイトを有し、各サイトにはサイト当たり500,000個のビアを含むビアチェーンが設けられ、合計でウエハ当たり47,000,000,000個のビアのテストが行われた。 ・

【0029】ウエハのクリーニングおよび炉処理に続いて、そして金属堆積の前に、ロット1-4のうちの1つのウエハについて質量分析データが集計された。データ 50

はアプライド・マテリアルズ(Applied Materials)のエンデュラ(Endura)モデル5500 (MT109)のチェンバー(chamber)につながれたRGA(残留ガス分析計)ヘッドで集められ、その間ウエハは400で5分間加熱処理された。ロット1と2のウエハからはイソプロピルアルコール(1PA-質量45)が検出されたが、ロット3と4か

(7)

20

12

11

らはIPAは検出されなかった。ロット5からは、金属 堆積前のスプリット2の同一処理のためにRGAデータ は収集されなかった。ロット1-4からはウエハ上の水 (質量18) も検出された。この点に関しては、この水 はウエハのクリーニングおよび炉処理の後、RGAデー タの収集までの待機期間中に雰囲気中の湿気から吸着さ れたものであろうと推定された。

【0030】ロット1および2のウエハと比べて、追加 の熱処理を施されたロット3-5のウエハから収集され た電気的データは、上で言及した電圧ストレスに続くビ 10 アチェーン抵抗のシフトは見られなかった。ロット1お よび2は両方とも、電圧ストレスに続く抵抗シフトとい うビアポイズニングのサインを示した。ロット1のウエ ハ (図9) はより大きいストレスを受けている。ビアポ イズニングのサインを図9中に、"A" (~3,060 c m 1) および"B" (~3, 400 c m 1) と記した ピークとして示してある。"A"と示したサインはIP AがHSQと結合していることを示しており、また" B"と示したサインはIPAがH。Oと結合し、そのH 2 Oが更にHSQと結合していることを示している。 【0031】上記のポイズニングのサインは5つのロッ トの24枚のウエハの各々から収集されたテストデータ で実証されている。図10を参照すると、各ウエハから

90個のサイトテストに関して収集されたデータが、各 ウエハ毎に、"個数"あるいは"不良テストサイト"の 形で図示されている。このグラフに表されているよう に、ロット3-5を含むウエハは不良個数が大幅に減少 しており、本発明の教えるところに従ったウエハ処理の メリットを実証している。RGA評価を行い、MT11 7中での上述の225℃でのガス出しおよび金属堆積の 30 前に、MT109中で~400℃で5分間処理された4 枚のウエハ (第11,16,21,および24番) は大 幅に低減化された抵抗シフトを示しており、従って不良 テストサイトの数も大幅に減少している。

【0032】上記のデータは、金属堆積時にIPA吸着 から生ずるビアポイズニングの発生が、金属堆積前に熱 処理管理を導入することにより大幅に減らすことができ ることを示唆しており、例えば、熱処理によってビア側 壁へHSQによって吸着されるIPA(H₂ Oととも に)のすべてではなくともほとんどが消失する。熱処理 40 は少なくとも約250℃よりも高い温度で行うことが好 ましく、好適な炉温度の範囲は約300℃ないし400 ℃である。そのような炉処理は、大気圧(~760T o rr)でN。雰囲気中で約45分間動作する水平炉中で 実行することができる。更に、金属-2および金属-3 の堆積の前に、上述のAMTエンデュラ5500のよう なガス出しチェンバーやその他の適当なガス出し装置中 で、環境雰囲気のない減圧下(10~6-10~8Tor r) でウエハを処理することが好ましい。このように企

はハロゲンランプからの熱) に曝され、ウエハ温度を測 るための熱電対あるいは同様な温度測定装置を用いて、 ウエハ温度が約250℃あるいはそれ以上まで約80秒 間かけてランプ状に上昇させられる。ランプ状の温度上 昇の間の電力は例えば52%といった中程度の電力であ る。実際のウエハ温度およびランプ状に変化させている 間の温度は、就中、熱処理中のウエハ上に存在する回路 部品の温度安定性を考慮しながら、個々のウエハ処理応 用に対してカスタム化することができる。例えば、或る 低誘電率の誘電体は約400℃よりもずっと高い温度に おいて構造的に不安定である。従って、そのような材料 を使用する時は、金属堆積の前にビアから少なくとも1 PAおよびH2 Oのいずれかの除去を容易にするために は、より低い温度で処理時間を長く取るのが賢明であ

【0033】本発明はそれの特定の好適実施例に関して 説明してきたが、数多くの変形や修正が当業者には直ち に明らかになろう。例えば、本明細書では一貫して"ビ ア"という用語を用いてきたが、本発明の処理管理にお いては、ビア以外のチャンネルや通路といった表現を使 用しても構わないことを理解されたい。従って、特許請 求の範囲が定義する本発明は、従来技術に照らしてその ような変形や修正をすべて包含するように可能な限り幅 広く解釈されるべきである。

【0034】以上の説明に関して更に以下の項を開示す

(1) ウエハ上の相互接続パターンを覆って、平坦な金 属間誘電体層を形成する方法であって、次の工程:その 上に電気的相互接続パターンを有する基板を提供するこ と、前記相互接続パターンを覆って第1の誘電体層を形 成すること、前記第1の誘電体層を覆って、前記第1の 層とは異なる、シリコンを含む第2の誘電体層を無機の シリコンを含む組成から形成すること、前記第2の誘電 体層を覆って、前記第2の層とは異なる第3の誘電体層 を形成すること、前記第1の誘電体層中に少なくとも1 個のビアをエッチすること、前記ウエハを約350℃な いし400℃の間の温度に加熱すること、および前記第 1の誘電体層を覆って、そして前記少なくとも1個のビ ア中へ金属を堆積すること、を含む方法。

【0035】(2)第1項記載の方法であって、前記第 1の層がプラズマで発生させたTEOS酸化物である方

【0036】(3)第1項記載の方法であって、前記シ リコンを含む組成がHSQである方法。

【0037】(4)第2項記載の方法であって、前記シ リコンを含む組成がHSQである方法。

【0038】 (5) 第1項記載の方法であって、前記第 3の層がプラズマで発生させたTEOS酸化物である方 法。

図したガス出し工程において、ウエハは、熱(典型的に 50 【0039】(6)第2項記載の方法であって、前記第

3の層がプラズマで発生させたTEOS酸化物である方 法

【0040】 (7)第3項記載の方法であって、前記第 3の層がプラズマで発生させたTEOS酸化物である方 法、

【0041】 (8) 第4項記載の方法であって、前記第 3の層がプラズマで発生させたTEOS酸化物である方 法

【0042】(9)第1項記載の方法であって、前記第2の層を形成する工程が、二酸化シリコンへ熱分解可能10な無機のシリコンを含む組成を、工程(b)で得られた構造を覆って堆積させる工程、その結果の構造を本質的に純粋な窒素で本質的に湿気を含まない雰囲気へ大気圧かそれ以下の圧力において設置する工程、そして前記シリコンを含む組成を約375℃ないし約425℃の温度に約30分ないし約90分間加熱して前記シリコンを含む組成を二酸化シリコンへ変換する工程を含んでいる方法。

【0043】(10) 第9項記載の方法であって、前記 シリコンを含む組成がHSQである方法。

【0044】 (11) 第9項記載の方法であって、前記 温度が約400℃で約45分間である方法。

【0045】 (12) 第10項記載の方法であって、前 記温度が約400℃で約45分間である方法。

【0046】(13) 第1項記載の方法であって、前記第3の層を形成する工程が、工程(c)で得られた構造を真空チェンバー中に設置して約3Torrないし約15Torrの圧力において約350℃ないし約430℃の温度で約30秒ないし約90秒間加熱する工程、および前記構造を覆って、約2000Åないし約4000Å30の厚さにプラズマによって生成したTEOS酸化物の層を堆積させる工程を含んでいる方法。

【0047】 (14) 第13項記載の方法であって、前記温度が約390℃で約60秒間である方法。

【0048】 (15) 第13項記載の方法であって、前 記圧力が約9Torrである方法。

【0049】 (16) 第13項記載の方法であって、前記厚さが約3000Åである方法。

【0050】(17)スパッタされた金属相互接続を有する、ビア72および相互接続58,80等のサブミク 40ロン寸法のギャップ用の、コンフォーマルなプラズマ促進テトラエチルオキシシラン(PETEOS)68および水素シルセスキオキサン(HSQ)66スピンオングラス(SOG)を用いて金属間誘電体平坦化を実現するためのプロセスが提供される。金属堆積の前に、炉中でのベーキングを採用することによってビアポイズニングが防止される。本発明は、デジタル信号プロセッサ、メモリ、論理回路、特定用途向け集積回路の製造に関連するようなサブミクロンCMOSおよびBiCMOSプロセスおよび最低でも二重の金属層を採用したその他のプ 50

ロセスで使用するのに特に適している。

【図面の簡単な説明】

【図1】AないしGは、DRAM用の相互接続パターンを覆って、平坦化された誘電体層を提供するための従来技術の手順を示すプロセスフロー図。

【図2】 Aないし」は、論理回路用の相互接続パターンを覆って、平坦化された誘電体層を提供するための従来 技術の手順を示すプロセスフロー図。

【図3】AおよびBは、DRAMおよび論理回路の両方の製造に使用することのできる、本発明に従う3層金属プロセスのフロー図。

【図4】AないしCは、DRAMおよび論理回路の両方の製造に使用することのできる、本発明に従う3層金属プロセスの図3に続く工程のフロー図。

【図5】AないしCは、DRAMおよび論理回路の両方の製造に使用することのできる、本発明に従う3層金属プロセスの図4に続く工程のフロー図。

【図6】AないしCは、DRAMおよび論理回路の両方の製造に使用することのできる、本発明に従う3層金属20 プロセスの図5に続く工程のフロー図。

【図7】AないしCは、DRAMおよび論理回路の両方の製造に使用することのできる、本発明に従う3層金属プロセスの図6に続く工程のフロー図。

【図8】AないしCは、DRAMおよび論理回路の両方の製造に使用することのできる、本発明に従う2層金属プロセスのフロー図。

【図9】ビアポイズニングのスペクトル。


【図10】従来のやり方で処理されたウエハロットを、本発明の教えるところに従って処理されたロットと比較した、不良テストサイトを示すチャート。


【符号の説明】

- 1 基板
- 3 相互接続パターン
- 5 TEOS酸化物
- 7 谷
- 8 有機SOG
- 9 ポリマー
- 11 TEOS酸化物
- 21 基板
- 23 相互接続パターン
 - 25 TEOS酸化物
 - 27 谷
 - 29 TEOS酸化物
 - 31 TEOS酸化物
 - 50 基板の一部
 - 52 シリコン基板
 - 54 誘電体層
 - 56 BPSG層
 - 58 金属-1スタック
- 60 凹み


6 2	コンタクト	84 PETEOS層
6 4	内面	86 HSQ層
6 6	上面	88 PETEOS層
6.6	HSQ層	90 フォトレジスト
	PETEOS層	92 ビア
	フォトレジスト	9 4 端部
7 2		96 上面
• –	側壁	100 金属-3スタック
14	则至	
78	上面	102 フォトレジスト
80,	80' 金属-2スタック	10 104 パッシベーション酸化物層
8 2	フォトレジスト	

【図3】







[図1]




【図2】





【図4】



【図5】










C


[図6]




【図7】










【図8】












[図10]



フロントページの続き

(72)発明者 パベル クロカック アメリカ合衆国テキサス州ガーランド, ウ ォルサム コート 5212